Aprende cómo la CPU procesa instrucciones paso a paso (fetch, decode, execute, store) y cómo el pipelining mejora rendimiento sin aumentar mágicamente la frecuencia.
La CPU no procesa instrucciones completas de golpe: las ejecuta por fases internas bien definidas.
Entender el ciclo de instrucción te ayuda a interpretar cuellos de botella reales y a leer métricas de rendimiento con criterio.
El pipelining no reduce el trabajo total por instrucción, pero sí permite solapar etapas para aumentar el throughput.
Modelo mental básico: buscar, interpretar, ejecutar y guardar resultado.
Mientras una instrucción se ejecuta, otra puede estar decodificándose y otra buscándose.
Sin pipeline, una instrucción completa todas sus fases antes de que empiece la siguiente.
Con pipeline, varias instrucciones avanzan en paralelo por etapas distintas, mejorando rendimiento global.
Resultado práctico: no necesariamente baja la latencia de una instrucción aislada, pero sube el número total de instrucciones completadas por unidad de tiempo.
El paralelismo interno también introduce conflictos.
Riesgo de datos: una instrucción depende del resultado de la anterior y obliga a esperar.
Riesgo de control: saltos condicionales pueden romper el flujo previsto del pipeline.
Para mitigarlo se usan técnicas como forwarding, predicción de saltos y ejecución fuera de orden en CPUs modernas.
Aprende cómo la CPU procesa instrucciones paso a paso (fetch, decode, execute, store) y cómo el pipelining mejora rendimiento sin aumentar mágicamente la frecuencia.
Código del tema: Ciclo: fetch -> decode -> execute
Modelo mental básico: buscar, interpretar, ejecutar y guardar resultado.
Mientras una instrucción se ejecuta, otra puede estar decodificándose y otra buscándose.
Sin pipeline, una instrucción completa todas sus fases antes de que empiece la siguiente.
Con pipeline, varias instrucciones avanzan en paralelo por etapas distintas, mejorando rendimiento global.
Resultado práctico: no necesariamente baja la latencia de una instrucción aislada, pero sube el número total de instrucciones completadas por unidad de tiempo.
El paralelismo interno también introduce conflictos.
Riesgo de datos: una instrucción depende del resultado de la anterior y obliga a esperar.
Riesgo de control: saltos condicionales pueden romper el flujo previsto del pipeline.
Para mitigarlo se usan técnicas como forwarding, predicción de saltos y ejecución fuera de orden en CPUs modernas.